DDR1&2&3信号完整性测试分析技术探析
http://www.testrust.com 来源：孙灯亮新浪博客 时间：2009-06-26
随着DDR总线速率的不断提升，不论做主板设计或测试的工程师，还是做内存条或DRAM芯片设计或测试的工程师都面临DDR总线信号完整性测试分析的挑战。对信号完整性工程师来说，DDR总线走线多，时序复杂，探测困难，是计算机系统中最复杂的总线。本文进行了DDR1&2&3信号完整性测试分析技术的探索，重点介绍了DDR总线架构，DDR2 667时钟抖动测试方法，最差情况地址、命令总线测试方法和创新的数据总线眼图和模板测试方法，希望对DDR信号完整性工程师有参考价值。
更多关于 的技术资料
免责声明：
1、本网转载作品目的在于传递更多信息，并不代表本网赞同其观点和对其真实性负责。
2、凡来源注明“检测通”的所有作品，版权均属检测通网站，转载使用本作品请注明来源。否则本网有权追究其相关法律责任。
3、如涉及作品内容、版权和其它问题，请在30个工作日内与本网联系，我们将在第一时间处理！
